Ինտեգրալ սխեմաների մուտք/ելք հանգույցների սահմանային դիմադրությունների արժեքների ճշգրտման միջոցների մշակում և հետազոտում / Development and research of self-calibration method of integrated circuit for input/output devices termination resistance variation elimination

Abstract

Ինտեգրալ սխեմաների (ԻՍ) բաղադրիչների չափերի մասշտաբավորման (սերիական արտադրությունում են ԻՍ-եր, որոնցում կոմպլեմենտար մետաղ օքսիդ-կիսահաղորդիչ (ԿՄՕԿ) սխեմաների տրանզիստորների հոսքուղու երկարությունը հասնում է ընդհուպ մինչև 7նմ և շարունակում է նվազել (FinFET եռաչափ տրանզիստորներ)) և արագագործության աճին զուգընթաց տեխնոլոգիապես ավելի բարդանում է դրանց պարամետրերի ճշտության ապահովումը / Параллельно с ростом масштабирования размеров и быстродействия компонентов интегральных схем (ИС) (в серийных производствах существуют ИС, в которых длина канала транзисторов в схемах комплементарных металл-оксид-полупроводников (КМОП) достигает 7 нм и продолжает уменьшаться (FinFET трехмерные транзисторы)) и одновременно с увеличением скорости технологически становится более сложным обеспечение точности параметров при производстве ИС / With continuous shrinking of technology integrated circuit (IC) component technology sizes(transistor channel length of modern complementary metal-oxide semiconductor (CMOS) has become 7ոm and continues to decrease (Fin Field transistor - FinFET)), the production of integrated circuits (IC) and parameter accuracy, become technologically more complicated