Բյուրեղի վրա սխալների առկայությամբ հիշող հանգույցների ներկառուցված թեստավորման գործընթացը մոդելավորող ծրագրային գործիքի հիմնավորում և մշակում / Justification and development of a software tool modeling fault inclusive silicon built-in test flow for embedded memory components

Abstract

Արդի բյուրեղի վրա համակարգերում (բյուրեղի վրա համակարգ՝ System-on-Chip, SoC) տեղադրված հիշողության IP (Intellectual Property) միավորների խտության և հզորության արագ աճը թեստավորման և վերանորոգման ծախսերի պահպանման հետ կապված նոր խնդիրներ է առաջացնում միևնույն ժամանակ նվազագույնի է մոտեցնում շուկա դուրս գալու ժամանակը / С уменьшением размеров технологических устройств, возрастает необходимость в разработке новых решений для тестирования и диагностирования компонентов памяти встроенных в кристаллы, в связи с их увеличенным количеством в системах на кристалле (СнК SoC), наблюдаемыми новыми видами неисправностей устройств памяти и связанными с ними ошибками / With technology shrinking the necessity arises of developing new test and diagnosis solutions for silicion embedded memory cores, based on their increased number present in a system-onchip (SoC) and new types of memory defects and related faults being observed