Բյուրեղի վրա սխալների առկայությամբ հիշող հանգույցների ներկառուցված թեստավորման գործընթացը մոդելավորող ծրագրային գործիքի հիմնավորում և մշակում / Justification and development of a software tool modeling fault inclusive silicon built-in test flow for embedded memory components
Բյուրեղի վրա սխալների առկայությամբ հիշող հանգույցների ներկառուցված թեստավորման գործընթացը մոդելավորող ծրագրային գործիքի հիմնավորում և մշակում / Justification and development of a software tool modeling fault inclusive silicon built-in test flow for embedded memory components
| dc.contributor.author | Հայրապետյան, Դավիթ Լևոնի / Hayrapetyan Davit | |
| dc.date.accessioned | 2022-11-28T09:35:06Z | |
| dc.date.available | 2022-11-28T09:35:06Z | |
| dc.date.issued | 2019 | |
| dc.description | Ե.13.04 «Հաշվողական մեքենաների,համալիրների, համակարգերի և ցանցերի մաթեմատիկական և ծրագրային ապահովում» մասնագիտությամբ տեխնիկական գիտությունների թեկնածուի գիտական աստիճանի հայցման ատենախոսություն ; Երևան-2019 ; Ատենախոսության թեման հաստատվել է Երևանի պետական համալսարանում ; Գիտական ղեկավար՝ Ս. Կ. Շուքուրյան ; Պաշտոնական ընդդիմախոսներ՝ Հ. Հ. Հարությունյան, Վ. Ա. Վարդանյան ; Առաջատար կազմակերպություն՝ Երևանի մաթեմատիկական մեքենաների գիտահետազոտական ինստիտուտ ; Ատենախոսություն՝ 104 էջ, սեղմագիր՝ 22 էջ։ | |
| dc.description.abstract | Արդի բյուրեղի վրա համակարգերում (բյուրեղի վրա համակարգ՝ System-on-Chip, SoC) տեղադրված հիշողության IP (Intellectual Property) միավորների խտության և հզորության արագ աճը թեստավորման և վերանորոգման ծախսերի պահպանման հետ կապված նոր խնդիրներ է առաջացնում միևնույն ժամանակ նվազագույնի է մոտեցնում շուկա դուրս գալու ժամանակը / С уменьшением размеров технологических устройств, возрастает необходимость в разработке новых решений для тестирования и диагностирования компонентов памяти встроенных в кристаллы, в связи с их увеличенным количеством в системах на кристалле (СнК SoC), наблюдаемыми новыми видами неисправностей устройств памяти и связанными с ними ошибками / With technology shrinking the necessity arises of developing new test and diagnosis solutions for silicion embedded memory cores, based on their increased number present in a system-onchip (SoC) and new types of memory defects and related faults being observed | |
| dc.identifier.uri | http://dspace.nla.am/handle/123456789/220 | |
| dc.language.iso | arm | |
| dc.pages | Ատենախոսություն՝ 104 էջ, սեղմագիր՝ 22 էջ | |
| dc.publication.place | Երևան | |
| dc.publisher | ՀՀ ԳԱԱ ինֆորմատիկայի և ավտոմատացման պրոբլեմների ինստիտուտ | |
| dc.subject | Ինֆորմատիկա և համակարգչային համակարգեր / Informatics & Computer Systems | |
| dc.title | Բյուրեղի վրա սխալների առկայությամբ հիշող հանգույցների ներկառուցված թեստավորման գործընթացը մոդելավորող ծրագրային գործիքի հիմնավորում և մշակում / Justification and development of a software tool modeling fault inclusive silicon built-in test flow for embedded memory components | |
| dc.type | Thesis | |
| dc.type | Abstract | |
| eperson.lastname | LS |
Files
License bundle
1 - 1 of 1
No Thumbnail Available
- Name:
- license.txt
- Size:
- 1.71 KB
- Format:
- Item-specific license agreed to upon submission
- Description: